基于密码芯片的DDR加速器的设计与实现
姜冬梅 何欣霖 李军
在安全服务器应用领域，基于对称算法的密码芯片需要读写访问大量、离散的密钥和初始向量（Intial Vector,IV）数据。利用密钥和IV数据的时间局部性和空间局部性，提出了一种预读与高速缓冲存储器（cache）相结合的双倍速率同步动态随机存取存储（Double Data Rate Synchronous Dynamic Random Access Memory,DDR）加速器，来解决密钥和IV的存储容量和访问效率的问题，并采用Verilog硬件描述语言完成DDR加速器的实现。最后基于芯动的DDR控制器和镁光的DDR3模型，进行有、无加速器的性能对比试验，试验表明DDR硬件加速器较大地提高了DDR对离散数据的访问性能，解决了密钥和IV存储中的容量和效率的问题。
全文下载
在线阅读
赣公网安备 36012102000372号
互知学术
全科互知