基于FPGA的格密码关键运算模块的设计与实现
韩炼冰 房利国 王松 刘鸿博 杨敏旭
格密码是后量子密码中的一项重要技术，为提高格密码运算效率，提出了一种格密码中多项式乘法的硬件实现方法。该方法利用现场可编程门阵列（Field Program Gate Array,FPGA）内部存储器存放多项式系数，采用乒乓结构提高存储器并行读写速度，并通过预计算和预缩放简化计算过程，降低计算复杂度。同时，采用多级流水线技术，减少存取时间和蝶形运算等待时间，提升整体编译频率，提高运算性能。评估结果表明，该方法最大工作频率达到了320 MHz，完成一次1 024项多项式乘法运算的时间为41μs。
全文下载
在线阅读
赣公网安备 36012102000372号
互知学术
全科互知